Actividad: Estudio de Caso Real – Arquitecturas Modernas

🎯 **Objetivo general:**

Analizar y comparar cómo distintas arquitecturas de procesadores modernos gestionan el **procesamiento paralelo**, enfocándose en tres aspectos clave:

- Interconexión entre núcleos.
- Coherencia y consistencia de memoria.
- Sincronización entre hilos o procesos.

🧠 **Competencia vinculada:**

Investigación tecnológica aplicada (B2.2.1)
El estudiante investiga, interpreta y compara soluciones arquitectónicas actuales para comprender cómo se implementan los principios de procesamiento paralelo en sistemas reales.

👥 **Organización de grupos e instrucciones específicas**

🔹 **Grupo 1: AMD Ryzen (Arquitectura Zen)**

Objetivo de investigación:
Analizar la arquitectura **AMD Ryzen (familia Zen 3 o Zen 4)**, centrándose en:

- **Interconexión:** Infinity Fabric y su función en la comunicación entre núcleos y chiplets.
- **Coherencia de memoria:** cómo AMD maneja la coherencia L3 y la comunicación entre CCDs.
- **Sincronización:** técnicas de planificación y coordinación entre hilos SMT (Simultaneous Multi-Threading).

Producto esperado:
Informe técnico (1–2 páginas) que incluya:

- Diagrama esquemático de la arquitectura Ryzen.
- Explicación breve de Infinity Fabric.
- Ventajas y desafíos de su enfoque de chiplets.

🔹 **Grupo 2: Intel Xeon (Arquitectura Scalable)**

Objetivo de investigación:
Examinar la arquitectura **Intel Xeon Scalable (familias Silver, Gold o Platinum)**, con énfasis en:

- **Interconexión:** malla de interconexión (Mesh Interconnect) vs. anillo tradicional (Ring Bus).
- **Coherencia:** uso del protocolo MESIF (modificación de MESI) en procesadores multinúcleo.
- **Sincronización:** soporte a hilos múltiples y control de latencia en entornos de servidor.

Producto esperado:
Informe técnico (1–2 páginas) con:

- Diagrama del Mesh Interconnect.
- Ejemplo de cómo se mantiene coherencia entre caches L2/L3.
- Comparación con modelos anteriores (Xeon E5 o Core i9).

- **Grupo 3: Apple M1 (Arquitectura ARM Híbrida)**

Objetivo de investigación:
Analizar la arquitectura **Apple M1 (basada en ARM)** como ejemplo de diseño heterogéneo (núcleos de alto rendimiento y eficiencia).
Aspectos clave:

- **Interconexión:** cómo se comunican los núcleos “Firestorm” y “Icestorm”.
- **Coherencia:** manejo unificado de memoria compartida entre CPU y GPU.
- **Sincronización:** coordinación entre tareas heterogéneas y su impacto en consumo energético.

Producto esperado:
Informe técnico (1–2 páginas) con:

- Diagrama del SoC Apple M1.
- Explicación del sistema de memoria unificada (Unified Memory).
- Reflexión sobre ventajas en eficiencia y rendimiento.

- **Grupo 4: NVIDIA Grace Hopper / GPU A100 (Computación de alto rendimiento)**

Objetivo de investigación:
Explorar una arquitectura de **procesador para cómputo masivo** (GPU A100 o CPU Grace Hopper), destacando:

- **Interconexión:** NVLink / NVSwitch para comunicación entre GPU y CPU.
- **Coherencia:** cómo se sincroniza la memoria entre múltiples GPU o con la CPU.
- **Sincronización:** estrategias de ejecución de hilos en masa (SIMT – Single Instruction, Multiple Threads).

Producto esperado:
Informe técnico (1–2 páginas) con:

- Diagrama de la arquitectura NVLink o NVSwitch.
- Explicación del modelo SIMT.
- Comparación con una CPU tradicional (en términos de paralelismo y coherencia).

Grupo 5: RISC-V / SiFive Performance Core (Arquitectura abierta y escalable)

Objetivo:
Investigar cómo el modelo RISC-V, basado en diseño abierto, implementa el paralelismo y la escalabilidad.
Aspectos clave:

- Interconexión: comunicación modular entre núcleos personalizables.
- Coherencia: mecanismos adaptables de cache y memoria.
- Sincronización: flexibilidad en el manejo de hilos según la configuración.

Producto:
Informe técnico (1–2 páginas) que incluya:

- Diagrama de una arquitectura RISC-V multiprocesador.
- Ejemplo de personalización (núcleos vectoriales, coprocessors).
- Ventajas del diseño abierto frente a arquitecturas propietarias.

Formato del informe técnico (para todos los grupos)

Extensión: 1–2 páginas (máximo).
Estructura sugerida:

1. **Título del caso y arquitectura analizada.**
2. **Introducción breve (contexto y relevancia).**
3. **Análisis técnico** de:
    1. Interconexión de núcleos.
    2. Coherencia y consistencia de memoria.
    3. Sincronización de hilos.
4. **Conclusiones:** principales ventajas, limitaciones y aprendizajes.
5. **Fuentes consultadas:** mínimo 2 (artículos técnicos, documentación oficial o fichas de producto).

🧮 Dinámica final – Conclusión comparativa grupal

Cada grupo **presentará un resumen de 5 minutos** destacando el aspecto más innovador de su arquitectura.

Luego, se elaborará una **tabla comparativa global** entre los cuatro sistemas (dirigida por el docente), respondiendo:

¿Qué arquitectura presenta la mejor interconexión?

¿Cuál optimiza mejor la coherencia de memoria?

¿Qué modelo ofrece mayor eficiencia en sincronización?

📊 Evaluación

Criterio	Descripción	Ponderación
Claridad técnica	Precisión en la explicación de interconexión, coherencia y sincronización.	30%
Rigor investigativo	Uso de fuentes confiables, comparación de datos técnicos.	25%

Criterio	Descripción	Ponderación
Presentación visual y redacción	Estructura clara, diagramas correctos, lenguaje técnico adecuado.	20%
Trabajo colaborativo	Participación equitativa, cohesión del grupo, cumplimiento de plazos.	6. 15%
Conclusión comparativa	Capacidad de síntesis y reflexión crítica.	10%